Embedded Sytems

Información Complementaria

Recursos

http://www.utm.mx/~fsantiag/Micros.htm


Imagen Cortex-M ARM (CPU, Memoria, Perifericos, ...)

• Arquitectura Harvard. ICode bus conecta con la ROM y System bus conecta con la RAM
• NVIC se encarga d elas interrupciones
• Algunos perifericos internos se conectan directamente con el procesador por el bus PPB

Imagen CPU Cortex-M4 ARM

Imagen Memoria Cortex-M4 ARM

Tipos CPU:

• CISC (Complex Instruction Set Computers)
  • Hardware complejo y un bajo rendimiento
  • Demasiadas instrucciones con diferentes tamaños y formatos, que pueden ocupar varios bytes
• RISC (Reduced Instruction Set Computers)
  • Hardware es simple y resuelve pocas instrucciones. Alto rendimiento.
  • Pocas instrucciones y generalmente del mismo tamaño

Tareas CPU (FALTA MAS INFO):

• Atrapar la instrucción
• Decodificación
• Ejecución

Tipos de memoria:

• Memoria de Código
  • Es en la que se almacena el programa
  • Es no volátil
  • Es la comunmente llamada ROM, y la tecnologia flash es una de las utilizadas para almacenar la ROM
    • La memoria flash se borra mediante impulsos eléctricos. Es una sucesora de la EEPROM
• Memoria de Datos
  • Es la que almacena las variables del programa
  • Es volátil
  • Es la comunmente llamada RAM. La tecnologia que se utiliza para los microcontroladores es la SRAM
  • También nos podemos encontrar con microcontroladores que ademas tienen memoria EEPROM para guardar datos cuando se corta la electricidad

Sistema de memoria:

• Arquitectura Von Neumann
  • La Memoria de Código y la de Datos comparten el Bus hacia la CPU
• Arquitectura Harvard
  • Hay un bus para la Memoria de Código y otro bus para la Memori de datos

Tema 2

Memoria microcontroladores

Tipos de memoria
Memoria RAM (SRAM)
Memoria ROM (EEPROM)
Memoria ROM (Flash)

Tipos de I/O

• Parallel - binary data are available simultaneously on a group of lines
• Serial - binary data are available one bit at a time on a single line
• Analog - data are encoded as an electrical voltage, current, or power
• Time - data are encoded as a period, frequency, pulse width, or phase shift

ISA (Instruction Set Architecture)

Registros ARM ISA
Recursos
http://www.depeca.uah.es/depeca/repositorio/asignaturas/31944/ARM_i%20(SOFT).pdf

• R1...R12 - General Purpose Registers
  • AAPCS (ARM Architecture Procedure Call Satandard) (parte de la ABI (ARM Application Binary Interface)) utiliza los registros R0, R1, R2 y R3 para pasar parámetros a las funciones de C
  • Los parámetros que devuelven las funciones se colocan en el R0 según el AAPCS
  • In this class, the SP will always be the main stack pointer (MSP), not the Process Stack Pointer (PSP).
• R13 - Stack Points (Almacena la dirección del elemento top de la pila)
• R14 - Link Register (Almacena la dirección devuelta por las subrutinas)
• R15 - Program Counter (Almacena la dirección de la siguiente instrucción a ejecutar)

Special Registers

• PSR - Process Status Register - Combina:
  • APSR - Application Program Status Register
  • IPSR - Interrupt Program Status Register
  • EPSR - Execution Program Status Register
  • Se puede consultar el registro PSR (que nos devuelve toda la información que contienen los tres registros), o consultar cada registro individulamente
  • Los bits N, Z, V, C y Q nos dan información sobre el resultado de la anterior operación de la ALU
    • N resultado negativo
    • Z resultado es 0
    • V overflow signed numbers
    • C overflow unseigned numbers
    • Q indica que ha habido una saturacion
  • El bit T siempre es 1 y nos indica que el procesador esta ejecutando instrucciones Thumb
  • ISR_NUMBER indica el numero del tipo de excepcion actual del ISR
• PRIMASK (Exception Mask Registers) - Bit 0 of the special register PRIMASK is the interrupt mask bit. If this bit is 1, most interrupts and exceptions are not allowed. If the bit is 0, then interrupts are allowed.
• FAULTMASK (Exception Mask Registers) - Bit 0 of the special register FAULTMASK is the fault mask bit. If this bit is 1, all interrupts and faults are not allowed. If the bit is 0, then interrupts and faults are allowed. The nonmaskable interrupt (NMI) is not affected by these mask bits.
• BASEPRI (Exception Mask Registers) - The BASEPRI register defines the priority of the executing software. It prevents interrupts with lower or equal priority but allows higher priority interrupts. For example if BASEPRI equals 3, then requests with level 0, 1, and 2 can interrupt, while requests at levels 3 and higher will be postponed. A lower number means a higher priority interrupt. The details of interrupt processing will be presented in subsequent chapters.

Program Status Register del procesador ARM® Cortex-M


Assembly language


Las instrucciones assembler tienen 4 campos separados por espacios o tabuladores:
Label - Opcode - Operand - Comment
FUNC - MOV - R0,#100 ; Pone 100 en R0

• Label field: Es opcional. Identifica la posicion en la memoria de la actual instrucción. Se debe elegir un único nombre para cada label.
• Opcode field: Es la isntrucción a ejecutar.
• Operand field: Especifica donde se encuentra el dato que ejecuta la instruccion. Las instrucciones Thumb tienen 1, 2, 3 o 4 operandos.
• Comment field: Son los comentarios y son opcionales. La forma correcta es explicar porque se pone esa instrucción, no explicar que hace.

Label	Opcode	Operands	Comment
Func	MOV	R0, #100	; this sets R0 to 100
	BX	LR	; this is a function return

Addressing mode

• Es el formato que la instrucción utiliza para especificar el lugar de la memoria que se va a leer o escribir
• Esta asociada a los operandos, y una única instrucción puede utilizar multiples addressing modes para cada operando
• Algunas instrucciones operan dentro del procesador y no necesitan guardar la informacion en memoria
• Inmediate addressing mode
  • Cuando los datos estan en la misma instrucción - MOV R0,#1
• Indexed addressing mode
  • Utiliza un register pointer para acceder a la memoria (register pointer - es un registro que contiene la dirección del dato)
• PC-relative addressing mode
  • Utiliza el PC como puntero
  • Se usa para para llamar funciones y acceder a constantes de la ROM

Las instrucciones se pueden clasificar en 4 categorias:

• Acceso a la memoria
• Instrucciones aritméticas y lógicas
• Instrucciones de control
• Resto de instrucciones

Memory Map


Memory Map Layout

• La memoria del ARM se divide en:
  • ROM/Flash
  • RAM
  • I/O Ports
  • Internal I/O

Memory map of the TM4C123.

C4 - Lógica Digital

C4.1.-Binary Information Implemented with MOS Transistors

En esta imágen se pueden ver un transistor MOS de canal p y otro de canal n conectados. Podemos ver como los transistores se utilizan como interruptores y a través de sus gate configuramos cada transistor para poder tener en OUT 0v (que es un 0 binario), o 3.3V (que es un 1 binario).

C4.2.-Digital Logic

En un transistor P-Channel

• Si Source es mas positivo que Gate la corriente fluye de Source hacia Drain. El MOS está en ON
• Si Gate es mas positivo que Source la corriente no fluye. El MOS está en OFF

En un transistor N-Channel

• Si Gate es más positivo que Drain la corriente fluye de Drain hacia Source. El MOS está en ON
• Si Drain es más positivo que Gate la corriente no fluye. El MOS está en OFF

Funcionamiento Puerta NOT

• Cuando IN = 0V en P-Channel Gate = 0V y como Source = 3.3V entonces P-Channel esta ON. En N-Channel Gate = 0V y como Source = 0V entonces N-Channel esta en OFF
• Cuando IN = 3.3V en P-Channel Gate = 3.3V y como Source = 3.3V entonces P-Channel esta en OFF. En N-Channel Gate = 3.3V y como Source = 0V entonces N-Channel esta en ON.

Los circuitos hechos con transistores MOS de tipo p y tipo n se llaman Complementary Metal Oxide Semiconductors (CMOS)

C4.3.-Flip-Flop

Que son?

• definición
• Son la base de los registros y memorias
• Uno de sus usos es para guardar datos

Flip Flop RS

• Es el más simple

T. verdad

S	R	Q	Q'
0	0	N/C	N/C
0	1	1	0
1	0	0	1
1	1	Q(t-1)	Q'(t-1)

Flip Flop D

Tristado