Diferencia entre revisiones de «C10 - Finite State Machine»
Ir a la navegación
Ir a la búsqueda
| Línea 1: | Línea 1: | ||
= 10.1 - Phase-Lock-Loop (PLL) = | = 10.1 - Phase-Lock-Loop (PLL) = | ||
== Que és? Cómo funciona? == | |||
<br> | <br> | ||
*Permite seleccionar un cristal externo | *Permite seleccionar un cristal externo | ||
| Línea 23: | Línea 24: | ||
Codificación velocidad cristal en hexadecimal:<br> | Codificación velocidad cristal en hexadecimal:<br> | ||
[[File: edx-xtal.png || 500px]]<br> | [[File: edx-xtal.png || 500px]]<br> | ||
<br> | |||
== Usar PLL == | |||
<br> | |||
<br> | <br> | ||
Revisión del 11:11 16 mar 2015
10.1 - Phase-Lock-Loop (PLL)
Que és? Cómo funciona?
- Permite seleccionar un cristal externo
- Permite seleccionar la velocidad del procesador
- Para poder llevar a cabo estas dos operaciones necesitamos manipular dos registros
- SYSCTL_RCC_R
- SYSCTL_RCC2_R
En la siguiente imagen se ven los registros que van asociados al PLL
Los datos que nos interesan:
- En el registro SYSCTL_RCC_R el campo XTAL
- Este se compone de 5 bits - del bit 10 al bit 6
- El campo XTAL configura la velocidad del cristal. En la tabla de abajo se ven la codificacion de la velocidad en hexadecimal
- En el registro SYSCTL_RCC2_R el campo SYSDIV2
- Este campo se compone de 7 bits - del bit 28 al bit 22
- Configura la velocidad del bus del sistema
- La fórmula para calcular es:
Hay que tener en cuenta que a el número n velocidad del reloj
Codificación velocidad cristal en hexadecimal:
Usar PLL