Descripción pines

555 Pinout por tInductiveload - Disponible bajo la licencia Dominio público vía Wikimedia Common

Pin 1 - GND
Pin 2 - Trigger (Disparo)
- Cuando la tensión Trigger < 1/3 de VCC el pin 3 - Output se pone a nivel alto (VCC) y el pin 7 - Discharge se pone en alta impedancia
Pin 3 - Output
Pin 4 - Reset
- Es una entrada de lógica negada
- Cuando se activa Reset el pin 3 - Output pasa a 0V y en pin 7 - Discharge queda a masa
- Sino se va a usar se conecta a VCC
Pin 5 - Control
- Se utiliza para modificar los niveles de tensión de referencia
- Es útil para hacer modulaciones, controles de frecuencia por tensión
- Sino se utiliza se coloca un condensador de 100nF a massa
- Por lo general se conecta un condensador de desacoplo en tre el pin y GND de 10nF
- Sirve para eliminar el ruido de la fuente de potencia y minimiza el ruido en el voltaje de umbral
- Una resistencia de 10k entre el pin 5 y el pin 8 cambia el voltaje umbral de 0.5Vcc y el voltaje de disparo a 0.25Vcc
Pin 6 - Threshold (Umbral)
- Cuando la tensión Threshold > 2/3 de VCC el pin 3 - Output y el pin 7 - Discharge se ponen a 0V
Pin 7 - Discharge (Descarga)
Pin 8 - VCC

Modos de operación

Aestable
- Circuito capaz de cambiar de un estado a otro sin intervencion externa
- No puede permanecer indefinidamente en un estado
Biestable
- Circuito capaz de cambiar de un estado a otro pero con intervencion externa
- Puede permanecer indefinidamente en un estado
Monoestable
- Necesita un pulso externo para cambiar de estado
- Pasado un período de tiempo vuelve al estado anterior
- No se puede mantener el estado activo indefinidamente
- Comúnmente conocido como Timer

555 Bloc Diagramt por BlanchardJ - Disponible bajo la licencia Dominio público vía Wikimedia Common

Parte A
- Tenemos tres resistencias del mismo valor haciendo un divisor de tension
- En el pin de Control tenemos 2/3 de VCC, que ademas es la entrada negativa del comparador IC1
- En la entrada positiva del comparador IC2 tenemos 1/3 de VCC
Parte B
- Son dos comparadores
- En IC1 si por el pin 6 - Umbral entra más de 2/3 de VCC se envia un 1 a la entrada R del biestable del bloque C
- En IC2 si por el pin 2 - Disparo entra menos de 1/3 de VCC se envia un 1 a la entrada S del biestable del bloque C
Parte C
- Es un biestable RS
- Si R=1 -> Q es igual a 0
- Si S=1 -> Q es igual a 1
- Si R=0 y S=0 la salida no cambia
- Si el pin 4 Reset es HIGH reseteamos el biestable
Parte D
- Es un transistor controlado por la salida negada del biestable
- Cuando la salida negada del biestable es 1 el transistor conecta el pin 7 - Descarga con el pin 1 - GND
- Cuando Q negado es 0 el pin 7 - Descarga queda en alta impedancia
Parte E
- Es un inversor que niega la salida negada del biestable
- Puede llegar a tolerar 200mA

Diagrama 555 en configuración monoestable

Formas de onda en configuracion monoestable

Para calcular el tiempo HIGH del pin 3 se utiliza $T o n = 1.1 R C$
Es recomendable de que $T t r i g g e r ⩽ \frac{T o n}{4}$ . Si el disparo esta en HIGH demasiado tiempo tendremos en el biestable que Set=1 y Reset=1 haciendo que la salida tenga un valor desconocido
Los tiempos estan en segundos, el C en faradios y la R en ohmios
El valor del condensador debe estar en unos márgenes, entre 470pF y 170uF
El valor de la resistencia debe estar entre unos márgenes, 1Kohmio y 3.3Mohmio

Diagrama 555 en configuracion aestable

Formas de onda en configuracion aestable

La carga del condensador se hace a traves de $R_{A} + R_{B}$ y la descarga solo a traves de $R_{B}$ , por lo tanto el tiempo de carga y descarga es diferente, generando una onda asimétrica
Para calcular $T_{o n} = 0.693 \cdot C \cdot (R_{A} + R_{B})$
Para calcular $T_{o f f} = 0.693 \cdot C \cdot R_{B}$
El periodo de la señal se calcula $T = T_{o n} + T o f f$
La frecuencia de la señal de se calcula
El duty cycle se calcula $\frac{R_{A} + R_{B}}{R_{A} + 2 R_{B}} \cdot 100$
El valor del condensador debe estar en unos márgenes, entre 470pF y 170uF
El valor de la resistencia debe estar entre unos márgenes, 1Kohmio y 3.3Mohmio
Si $R_{A} = R_{B} \to$ duty cycle = 67%
Si ponemos una $R_{B} < / m a t h m u y s u p e r i o r a < m a t h > R_{A}$ el valor de $R_{A}$ no importará mucho en el tiempo de cargado y el duty cycle será del 50%