C10 - Finite State Machine

De Proyectos
Revisión del 10:56 16 mar 2015 de Erikcrane (discusión | contribs.) (Página creada con «= 10.1 - Phase-Lock-Loop (PLL) = <br> *Permite seleccionar un cristal externo *Permite seleccionar la velocidad del procesador *Para poder llevar a cabo estas dos operacion...»)
(difs.) ← Revisión anterior | Revisión actual (difs.) | Revisión siguiente → (difs.)
Ir a la navegación Ir a la búsqueda

10.1 - Phase-Lock-Loop (PLL)


  • Permite seleccionar un cristal externo
  • Permite seleccionar la velocidad del procesador
  • Para poder llevar a cabo estas dos operaciones necesitamos manipular dos registros
    • SYSCTL_RCC_R
    • SYSCTL_RCC2_R


En la siguiente imagen se ven los registros que van asociados al PLL
Imagen

Los datos que nos interesan:

  • En el registro SYSCTL_RCC_R el campo XTAL
    • Este se compone de 5 bits - del bit 10 al bit 6
    • El campo XTAL configura la velocidad del cristal. En la tabla de abajo se ven la codificacion de la velocidad en bits
  • En el registro SYSCTL_RCC2_R el campo SYSDIV
    • Este campo se compone de 7 bits - del bit 28 al bit 22
    • Configura la velocidad del bus del sistema
    • La fórmula para calcular es:

fórmula matematica